张振讲故事Innovus 设计实现的助力下，实现运算速度为 3.16GHz 的 HPC 核心设计，其中包含了 350 万个实例

　　创意电子在台积电 N5 制程上采用了 Cadence CerebrusAI解决方案，在CPU设计上，成功缩小 9% 的设计面积并降低 8% 的功耗

　　Innovus Implementation System 设计实现系统具备高度精确的 GigaPlace 引擎，支持台积电 FINFLEX 单元行布局，可在整个流程中考虑引脚连接，以实现台积电 N3 制程设计规则检查（DRC）收敛。先进的 GigaOpt 引擎从台积电 N3 库中部署最优配置，同时平衡不同单元行的利用率，实现了更好的优化。Innovus 设计实现系统还包括一个大规模的并行架构，并整合了成熟的 NanoRoute 引擎，助力创意电子在设计流程的初期就能解决信号完整性问题，同时改善布线后的设计相关性。

　　Cadence Cerebrus 与完整的 Cadence 数字产品线相结合，在助力创意电子优化功率、性能和面积（PPA）方面发挥重要作用，并在 5nm CPU 设计中通过综合、设计实现到签核的完整流程，提升工程团队的生产力。Cadence Cerebrus 的独特之处在于以 AI 强化学习引擎，可自主优化创意电子的设计流程，帮助团队突破工程设计的人工极限，加快产品上市。

　　创意电子设计服务中心资深副总经理林景源博士表示：“创意电子是为 AI、HPC、5G工业和其他新兴应用提供先进芯片解决方案的市场领导者。我们致力于向客户提供最具竞争力的设计，因此对我们来说，投资于领先的技术非常重要。我们选择 Cadence Cerebrus Intelligent Chip Explorer，正是因为其与更广泛的数字流程相结合，有助于我们通过人工智能技术加快设计周转，同时还能改善 PPA。Innovus 设计实现系统是我们的得力助手，让我们成功交付了首款 N3 芯片，助力团队加速创建高性能、低功耗的 HPC 设计。”

　　原文标题：创意电子采用 Cadence 数字解决方案完成首款台积电 N3 制程芯片及首款 AI 优化的 N5 制程设计

　　文章出处：【微信号：gh_fca7f1c2678a，微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。

　　的研发正处于“非常顺利”的状态：纳米片的“转换效果”已达预定目标中的90%，良率亦超过80%。

　　2工艺技术认证 /

　　据悉，苹果将于当地时间今晚十时举行的“放飞吧”特别活动上发布全新iPad Pro产品，预计搭载M4处理器，且有传言称其将

　　月17日启幕，市场认为H200和B100可能会于大会期间提前公开以抢占市场份额。据悉，这两

　　Cadence Tensilica Vision P6 DSP 助力AI和视觉应用性能提升

　　【RA-Eco-RA0E1-32PIN-V1.0开发板试用】开发环境搭建及流水灯（附踩坑记录）

　　【RA-Eco-RA0E1-32PIN-V1.0开发板试用】配置开发环境和编写一个点灯程序